特許
J-GLOBAL ID:200903055200954801
ハードウェア/ソフトウェア協調設計方法
発明者:
出願人/特許権者:
代理人 (1件):
池内 寛幸 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-008043
公開番号(公開出願番号):特開2002-215703
出願日: 2001年01月16日
公開日(公表日): 2002年08月02日
要約:
【要約】 (修正有)【課題】 アルゴリズム記述言語からのハードウェア/ソフトウェア協調設計方法において、使用する資源のリソースを抑え、最小限のハードウェア構成で要求性能を達成する。【解決手段】 処理101をfor文やif文でブロックごとに細分化しブロック化情報103を抽出する細分化工程102と、ブロック化情報及び実行時間データベースに基づいて処理のシミュレータ104によるシミュレーションを行ない、ブロック間のデータ依存関係を示す接続情報105および各ブロック内の処理において更新されたデータ量を示すデータ情報106を求めるブロック情報抽出工程107と、接続情報およびデータ情報に基づいて、保持するデータ量の少ない処理から順にブロックのスケジューリングを行ってスケジューリング情報108を算出するスケジューリング工程109とを含む。
請求項(抜粋):
アルゴリズム記述言語で記述された処理に対するハードウェア/ソフトウェア協調設計方法であって、前記処理をブロックごとに細分化し、ブロック化情報を抽出する細分化工程と、前記ブロック化情報に基づいて前記処理のシミュレーションを行ない、前記ブロック間のデータ依存関係を示す接続情報および各ブロック内の処理において更新されたデータ量を示すデータ情報を求めるブロック情報抽出工程と、前記接続情報および前記データ情報に基づいて、前記ブロックのスケジューリングを行うスケジューリング工程とを含むことを特徴とするハードウェア/ソフトウェア協調設計方法。
IPC (3件):
G06F 17/50 654
, G06F 9/44
, H01L 21/82
FI (3件):
G06F 17/50 654 M
, G06F 9/06 620 A
, H01L 21/82 C
Fターム (12件):
5B046AA08
, 5B046BA02
, 5B046KA05
, 5B076DD03
, 5B076EC04
, 5F064BB09
, 5F064DD04
, 5F064HH06
, 5F064HH08
, 5F064HH09
, 5F064HH10
, 5F064HH12
引用特許:
前のページに戻る