特許
J-GLOBAL ID:200903055206577520

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 吉田 研二 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-027933
公開番号(公開出願番号):特開平8-222734
出願日: 1995年02月16日
公開日(公表日): 1996年08月30日
要約:
【要約】【目的】 多結晶シリコン層から、シリサイド中への不純物の拡散を防ぐ、LDD構造のポリサイドゲート構造のトランジスタの製造方法を提供する。【構成】 ゲート酸化膜の上の積層される多結晶シリコン層に、スパッタ法により、TiBx(x=1.5)ターゲットを用いて、500オングストロームの非晶質TiBx層を形成する。次に、WSix(x=2.6)ターゲットを用いて、1500オングストロームのWSix層を形成する。このように、高融点金属シリサイドと、多結晶シリコンとの間に非晶質TiBx層が形成されているため、不純物は、非晶質TiBx層中を拡散できず、多結晶シリコン層と、非晶質TiBx層との間にパイルアップされる。
請求項(抜粋):
半導体基板上にゲート酸化膜を形成し、前記絶縁膜上に多結晶シリコンを第1層として形成し、上記第1層に不純物を選択的に注入し、非晶質TiBx層を第2層として積層する工程と、高融点金属シリサイドを第3層として積層する工程と、所定のゲート電極配線パターンに加工した後、半導体基板に不純物イオンを打ち込みを行い、低濃度拡散層を浅く形成する工程と、前記ゲート電極上を含む基板上全面に絶縁層を形成する工程と、熱処理を行うことにより、高融点金属シリサイドの低抵抗化・注入イオンの活性化を行う工程と、異方性エッチングを行って上記多層膜側面に酸化膜を形成する工程と、半導体基板上に不純物イオン打ち込みを行い、熱処理を行うことにより、前記ゲート電極から離して高濃度拡散層を基板中に深く形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/336
FI (3件):
H01L 29/78 301 G ,  H01L 27/08 321 D ,  H01L 29/78 301 L

前のページに戻る