特許
J-GLOBAL ID：200903055210390540
クロック位相同期回路
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平7-336921
公開番号（公開出願番号）：特開平9-182042
出願日： 1995年12月25日
公開日（公表日）： 1997年07月11日
要約：
【要約】【課題】 シリアルデジタル映像信号を入力する位相同期回路において、書き込みクロックと読み出しクロックの位相差が大きくなった場合に、画面にノイズが出ないように、位相差を初期状態に戻すリセット信号を出力する。【解決手段】 書き込み分周クロック10と読み出し分周クロック12の位相差のマージンが殆んどなくなると、クロック位相差検出回路9はリセット実行命令14を出力する。リセット信号発生回路19はブランキング期間にリセットタイミング信号18が出力されている間に、リセット実行命令14に応じてリセット信号20を入力側カウンタ6に出力し、書き込み分周クロック10の位相を初期状態に設定する。
請求項（抜粋）：
シリアル・デジタル映像信号が入力される映像信号入力端子と、映像信号出力端子と、前記映像信号入力端子から入力された映像信号のデータに同期した入力クロックが入力される入力クロック入力端子と、出力クロックが入力される出力クロック入力端子と、ブラックバースト信号が入力されるタイミング基準信号入力端子と、互いに並列に接続されたN個(Nは2以上)のフリップフロップから構成され、前記映像信号入力端子から入力されたデータを一時蓄積するレジスタと、前記入力クロック入力端子から入力された入力クロックを入力し、1クロックずつ位相がずれたN個の書き込み分周クロックを生成し、各書き込み分周クロックを対応する前記フリップフロップに書き込みクロックとして供給する入力側カウンタと、前記出力クロック入力端子から入力された出力クロックを入力し、1クロックずつ位相がずれたN個の読み出し分周クロックを生成し、選択信号として出力する出力側カウンタと、前記選択信号を入力し、これに対応する前記フリップフロップの出力を選択し、前記映像信号出力端子に出力する選択出力回路と、前記書き込み分周クロックの、該書き込み分周クロックを書き込みクロックとするフリップフロップに対応する読み出し分周クロックに対する位相差を検出し、該位相差が所定値以下のときリセット実行命令を出力するクロック位相差検出回路と、前記タイミング基準信号入力端子に入力されたブラックバースト信号からブランキング期間を検出し、その期間にリセットタイミング信号を出力するリセットタイミング信号発生回路と、前記リセット実行命令が出力されたとき、前記リセットタイミング信号が出力されている期間に前記入力側カウンタにリセット信号を出力し、前記読み出し分周クロックの位相を強制的に初期状態に設定するリセット信号発生回路を有するクロック位相同期回路。
IPC (4件)：
H04N 7/10
, H03K 17/22
, H03K 19/096
, H03L 7/00
H04N 7/10
, H03K 17/22 C
, H03K 19/096 Z
, H03L 7/00 B
