特許
J-GLOBAL ID:200903055230343068
半導体記憶装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
高田 守 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-232872
公開番号(公開出願番号):特開平5-075074
出願日: 1991年09月12日
公開日(公表日): 1993年03月26日
要約:
【要約】【目的】 消去時に、非選択のワード線を接地電位に保ち、放電による誤動作を防止する。【構成】 各メモリトランジスタ301、302、・・・のソースが共通のワード線を用いて形成されたソース線トランジスタ201を介してアルミ配線で形成されたソース線17に接続された構造であって、消去時に、消去すべきメモリセル301が接続されたワード線W1に負の高電圧を印加し、該メモリセル301とソースを共有するメモリセル302のワード線に正の電圧を印加し、ソース線17に正の電圧を印加し、それ以外のワード線W2を接地することを特徴とする不揮発性半導体記憶装置。【効果】 消去時に非選択のワード線を接地電位に保っておくので消費電力が少ない。
請求項(抜粋):
以下の要素を有する半導体記憶装置(a)少なくともソースを有するメモリセル、(b)上記メモリセルに使用されるソース線、(c)上記メモリセルのソースと上記ソース線の間に設けられたソース線トランジスタ。
IPC (3件):
H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 27/10 434
, H01L 29/78 371
引用特許:
前のページに戻る