特許
J-GLOBAL ID:200903055288021400
半導体集積回路の自動配線方法と装置及びプログラムと半導体集積回路
発明者:
出願人/特許権者:
代理人 (1件):
加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願2005-045483
公開番号(公開出願番号):特開2006-235705
出願日: 2005年02月22日
公開日(公表日): 2006年09月07日
要約:
【課題】 配線時間の増大の抑止、配線間の容量の削減を図る。 【解決手段】 配線前レイアウトデータ101と、回路データ105と、差動信号情報106を入力し配線後レイアウトデータ110を出力する自動配線検索演算部121と、回路データ105から差動信号情報106で指定された信号を指定しダミー端子発生や太幅のガイド配線の検索、配置を行う差動信号配線設定部122と、電源配線や配線禁止領域を避けて、通常配線も含めて全ての信号配線を行う配線経路検索部123と、差動信号に指定された太幅のガイド配線のみを細める太幅→細幅変換部124と、太幅のガイド配線を細めた箇所に沿って平行に差動信号の配線を行う差動信号配線部125と、シールド配線を行うシールド配線部126を備える。【選択図】 図1
請求項(抜粋):
記憶手段から読み出したレイアウト情報、回路情報に基づき、第1の差動端子と、前記第1の差動端子と離間した第2の差動端子との間を接続する差動信号配線を配線するにあたり、前記第1及び第2の差動端子間の領域に、予め定められた所定幅のガイド配線の経路を探索して配線経路を確保し、確保された前記配線経路に前記差動信号配線を配線する、ことを特徴とする半導体集積回路の自動配線方法。
IPC (2件):
FI (4件):
G06F17/50 658V
, G06F17/50 658E
, G06F17/50 658F
, H01L21/82 C
Fターム (23件):
5B046AA08
, 5B046BA06
, 5F064BB07
, 5F064DD02
, 5F064DD20
, 5F064DD25
, 5F064EE02
, 5F064EE08
, 5F064EE09
, 5F064EE14
, 5F064EE16
, 5F064EE19
, 5F064EE27
, 5F064EE42
, 5F064EE43
, 5F064EE45
, 5F064EE46
, 5F064EE51
, 5F064EE52
, 5F064EE54
, 5F064EE57
, 5F064HH06
, 5F064HH14
前のページに戻る