特許
J-GLOBAL ID：200903055290180532
多重化装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平5-262617
公開番号（公開出願番号）：特開平7-123067
出願日： 1993年10月20日
公開日（公表日）： 1995年05月12日
要約：
【要約】【目的】複数の多重化バスを介して複数の低速ディジタル信号を、多重化/分離部に収容する。【構成】複数の低速側伝送路8より入力する複数低速ディジタル信号は、それぞれ低速側インタフェ-ス回路5により信号形式を変換され、バス制御回路6の制御下で、上り方向の多重化バス上1の一次多重化信号中の指定されたタイムスロットに多重される。高速多重部4は、複数の上り方向の多重化バス1上の一次多重化信号を収集し、さらに所定の信号レベルまで多重化し、二次多重化信号として、高速伝送路インタフェ-スを持つ高速インタフェ-ス部10に送出する。高速インタフェ-ス部10は、高速多重部4からの二次多重化信号を受信し、高速伝送路信号11のインタフェ-スに整合するように変換され、この信号を高速伝送路信号11に送出する。【効果】多重化バスを用いたバス接続により、低速インタフェ-ス回路基盤を接続するので装置を小型化することができる。
請求項（抜粋）：
ディジタル信号を伝送する複数の低速伝送路と、n次群レベルのデジタル信号フレ-ムを伝送する高速伝送路とを収容し、収容した複数の低速伝送路によって伝送される複数のデジタル信号と、高速伝送路によって伝送される、n次群レベルのデジタル信号フレ-ムとの間の、多重化および分離を行う多重化装置であって、それぞれが前記低速伝送路を収容する複数の低速インタフェ-ス回路と、それぞれが、前記複数の低速インタフェ-ス回路のうちの1以上の前記低速インタフェ-ス回路をバス接続し、k(k<n)次群レベルのデジタル信号フレ-ムを伝送する複数の多重化バスと、前記複数の多重化バスと、n次群レベルのデジタル信号フレ-ムを伝送する高速信号線を収容し、収容した前記複数の多重化バスによって伝送される複数のk次群レベルのデジタル信号フレ-ムと、高速信号線によって伝送されるn次群レベルのデジタル信号フレ-ムとの間の、多重化および分離を行う多重分離部と、前記n次群レベルのデジタル信号フレ-ムを、前記高速伝送路に接続するための高速インタフェ-ス回路と、各低速インタフェ-ス回路に、当該低速インタフェ-ス回路が接続する多重化バス上の前記k次群レベルのデジタル信号フレ-ムのタイムスロットを割り当てる割り当て手段とを有し、前記複数の低速インタフェ-ス回路は、収容した低速伝送路によって伝送されるデジタル信号を格納した、m(m≦k)次群レベルのデジタル信号フレ-ムを当該低速インタフェ-ス回路が接続している多重化バス上の前記k次群レベルのデジタル信号フレ-ムの、当該低速インタフェ-ス回路が割り当てられたタイムスロットに送出し、当該低速インタフェ-ス回路が接続している多重化バス上の前記k次群レベルのデジタル信号フレ-ムの、当該低速インタフェ-ス回路が割り当てられたタイムスロットから、m次群レベルのデジタル信号フレ-ムを分離し、m次群レベルのデジタル信号フレ-ム中のデジタル信号を収容した前記低速伝送路に送出することを特徴とする多重化装置。
IPC (3件)：
H04J 3/08
, H04J 3/22
, H04L 5/22
