特許

J-GLOBAL ID：200903055311334870

半導体装置とその製造方法

発明者： 細美 英一 ,  田窪 知章 ,  田沢 浩 ,  宮本 了一 ,  荒井 孝之 ,  柴崎 康司
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-090424
公開番号（公開出願番号）：特開平7-297149
出願日： 1994年04月28日
公開日（公表日）： 1995年11月10日
要約：

【要約】【構成】 本発明の半導体装置は、半導体集積回路基板(以後、基板とする)1と、この基板1上の所定箇所に形成された電極パッド7と、基板1と電極パッド7上に形成されたパッシベーション膜4と、このパッシベーション膜4は電極パッド7の所定箇所が露出する開口部を有し、電極パッド7と開口部周辺のパッシベーション膜4と開口部側壁上に形成されたバリヤメタル3と、電極パッド7上のパッシベーション膜4とバリヤメタル3とその端部側壁上に形成された金属薄膜2と、この金属薄膜2上に形成されたバンプ電極6を有する。【効果】 本発明を用いると、サイドエッチ部が極めて小さく安定した電気的特性を有する微細化されたバンプ電極を有する半導体装置とその製造方法を提供できる。

請求項（抜粋）：

基板と、この基板上の所定箇所に形成された第1の導体層と、前記基板と前記第1の導体層上に形成された絶縁層と、この絶縁層は前記第1の導体層の所定箇所が露出する開口部を有し、前記第1の導体層と前記開口部周辺の前記絶縁層と前記開口部側壁上に形成された第2の導体層と、前記第1の導体層上の前記絶縁層と前記第2の導体層とその端部側壁上に形成された第3の導体層と、前記第3の導体層上に形成された第4の導体層を有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/28 301 ,  H01L 21/321

FI (2件)：

H01L 21/92 C ,  H01L 21/92 F

引用特許：

審査官引用 (1件)

• 特開昭63-161649