特許

J-GLOBAL ID：200903055313781415

半導体装置およびその製造方法

発明者： 木村 紳一郎 ,  野田 浩正
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-247710
公開番号（公開出願番号）：特開平7-106557
出願日： 1993年10月04日
公開日（公表日）： 1995年04月21日
要約：

【要約】【構成】タングステンをゲート電極の一部とし、溝ゲート構造を有し、溝ゲートの形成後に、拡散層を形成したMOSFET。【効果】溝ゲート構造による短チャネル特性の抑制,寄生容量の低減、および、タングステンの利用によるゲート電極の低抵抗化などにより、高性能な微細MOSFETが実現できる。

請求項（抜粋）：

素子間分離用絶縁膜で囲まれた半導体基板の領域に、基板とは導電型の異なる一対の不純物領域がある間隔で形成されており、前記半導体基板とはゲート絶縁膜を介して接しているゲート電極の電位を変化させることで、前記不純物領域間に流れる電流を制御する電界効果型の半導体装置において、前記ゲート絶縁膜は前記基板の表面の凹部に沿って形成されており、前記ゲート電極の幅は、前記凹部の入口の幅にほぼ等しく、前記ゲート電極は多結晶シリコン膜と金属膜の積層膜からなることを特徴とする半導体装置。