特許
J-GLOBAL ID：200903055341065814
不揮発性半導体メモリの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-282749
公開番号（公開出願番号）：特開平7-135265
出願日： 1993年11月11日
公開日（公表日）： 1995年05月23日
要約：
【要約】【構成】 半導体基板1上にFG5を形成した後、(a)FG5側壁にHTO膜によるサイドウォールスペーサ9aを形成するか、又は(b)FG5側壁を酸化した後、FG5側壁にHTO膜によるサイドウォールスペーサ9aを形成し、FG5及びサイドウォールスペーサ9a上にCG10を形成する不揮発性半導体メモリ。【効果】 FG5とCG10との層間絶縁膜の厚さを十分確保することができ、FG5とCG10との層間絶縁膜を厚く形成した場合にも、サイドウォールスペーサ9aのオーバーハング形状の発生を防止することにより、ポリシリコンのオーバーハング部への埋め込みがなくなり、CG10のパターニングが容易となり、CG10幅のばらつきを防止することができる。従って、ショートの発生を防止して、信頼性の高い不揮発性半導体メモリを製造することができる。
請求項（抜粋）：
(i)ロコス酸化膜及びゲート酸化膜を有する半導体基板上に、ポリシリコン、酸化膜及び窒化膜を形成した後、これらポリシリコン、酸化膜及び窒化膜をパターニングしてフローティングゲートを形成した後、(ii)(a)前記フローティングゲートを含む半導体基板上にHTO膜を形成し、エッチバックすることにより、前記フローティングゲート側壁にHTO膜によるサイドウォールスペーサを形成するか、又は(b)前記フローティングゲート側壁を酸化した後、該フローティングゲートを含む半導体基板上にHTO膜を形成し、エッチバックすることにより、前記フローティングゲート側壁にHTO膜によるサイドウォールスペーサを形成して、(iii) 前記フローティングゲート及びサイドウォールスペーサを含む前記半導体基板上にコントロールゲートを形成することを特徴とする不揮発性半導体メモリの製造方法。
IPC (3件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
