特許

J-GLOBAL ID：200903055349388256

半導体集積回路

発明者： 大家 充也
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-056133
公開番号（公開出願番号）：特開平9-246398
出願日： 1996年03月13日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 チップ周辺の入出力端子近傍のラッチアップし易い個所を手当てして、ラッチアップ耐量の向上を図ることができる半導体集積回路を提供する。【解決手段】 チップ内部回路部Dに配置されたCMOS回路部のPMOS5とNMOS6との間隔L2に対し、電源ライン下などで、端子(PAD)近傍のチップの周辺エリアCに配置されるCMOS回路部であるプリドライバ、入力回路のPMOS5とNMOS6との間隔L1の方が、長くなるように設定した構成とする。すなわち、L1>L2に設定する。

請求項（抜粋）：

(a)チップ内部回路部と、(b)チップ周辺の入出力端子近傍に配置されるMOSトランジスタと、(c)該MOSトランジスタに対向し、前記チップ内部回路部の外周部に配置されるCMOS回路部とを設け、(d)前記CMOS回路部のPMOSとNMOSとの間隔を、前記チップ内部回路部のPMOSとNMOSとの間隔に比べて大きくなるように設定したことを特徴とする半導体集積回路。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/08 321 F ,  H01L 27/04 H