特許

J-GLOBAL ID：200903055352620089

膜抵抗終端器

発明者： 戸澤 紀雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 昂
公報種別：公開公報
出願番号（国際出願番号）：特願平3-293427
公開番号（公開出願番号）：特開平5-129805
出願日： 1991年11月08日
公開日（公表日）： 1993年05月25日
要約：

【要約】 (修正有)【目的】本発明は高周波帯において信号入力側から見た膜抵抗手段側の入力インピーダンスの抵抗成分を所定の抵抗値にし、かつリアクタンス成分をほぼ0又は0にすることによって大きなリターンロスが得られるようにし、これによって反射波を抑えることができる膜抵抗終端器を提供することを目的とする。【構成】第1誘電体基板2a上に形成され、入力信号を伝搬するマイクロストリップ線路3と、第1誘電体基板2aに接合した第2誘電体基板2b上に形成され、一端が該マイクロストリップ線路3の端に接続され、他端が接地された入力信号を終端するための膜抵抗手段5とを有して成る膜抵抗終端器において、第2誘電体基板の高さh2を、マイクロストリップ線路3側から見た膜抵抗手段5側の入力インピーダンスの抵抗成分が所定の抵抗値となり、且つリアクタンス成分がほぼ零又は零となるようにして構成する。

請求項（抜粋）：

第1誘電体基板(2a)上に形成され、入力信号を伝搬するマイクロストリップ線路(3) と、該第1誘電体基板(2a)に接合した第2誘電体基板(2b)上に形成され、一端が該マイクロストリップ線路(3) の端に接続され、他端が接地された該入力信号を終端するための膜抵抗手段(5) とを有して成る膜抵抗終端器において、前記第2誘電体基板(2b)の高さを、前記マイクロストリップ線路(3) 側から見た前記膜抵抗手段(5) 側の入力インピーダンスの抵抗成分が所定の抵抗値となり、且つリアクタンス成分が実質上零となるように構成したことを特徴とする膜抵抗終端器。

IPC (2件)：

H01P 1/26 ,  H01C 13/00