特許
J-GLOBAL ID:200903055354716024
表示装置
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 一雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-353340
公開番号(公開出願番号):特開2001-166731
出願日: 1999年12月13日
公開日(公表日): 2001年06月22日
要約:
【要約】【課題】 画素アレイ部と同一基板上に多階調化回路を一体形成する表示装置において、出力電圧のばらつきを抑制して例えば6ビット以上の多階調制御を可能とする装置を提供する。【解決手段】 画素アレイ部1と同一基板に形成された水平駆動回路部3は、多ビット構成のデジタル画像データに基づいて多階調化された信号電圧を生成する多階調化回路25を備えている。この回路25に含まれる前段電圧変調部23は一次階調化を行い、上位桁側のデータを用いて時間的にステップ状に電圧が変化する基準電圧線の基準電圧の一つを選択する。後段電圧変調部24は二次階調化を行い、下位桁側のデータを用いて信号パルス幅変調を行って、アナログスイッチのオン期間を制御する。このアナログスイッチを介して、選択した基準電圧を信号線を出力する。このように、回路部3を構成するトランジスタはソースフォロワ等のアナログ動作を行わずデジタル動作を行うのみであり、階調電圧のばらつきが小さいので、6ビット以上の多階調制御が可能である。
請求項(抜粋):
相互に交差する複数の走査線及び信号線と、前記走査線及び信号線の交差部に配置された画素と、前記走査線に接続しており順次1行分の画素を選択する垂直駆動回路部と、前記信号線に接続しておりデジタル画像データを用いて多階調化された信号電圧を生成し、選択された1行分の画素に前記信号電圧を書き込む水平駆動回路部を備えた表示装置であって、前記水平駆動回路部は、時間的に電圧が変化する2n本の基準電圧線と、前記基準電圧線の1本を、前記デジタル画像データに含まれるnビットのデータに基づいて選択する電圧線選択部と、前記デジタル画像データに含まれるmビットのデータに基づいて信号パルス幅変調を行い、2m通りのパルス幅を有するパルス幅信号を出力する信号パルス幅変調部と、前記パルス幅信号によりオン期間を制御され、選択された前記基準電圧線の電圧を与えられて前記信号線に出力するアナログスイッチとを含む多階調化回路を有することを特徴とする表示装置。
IPC (3件):
G09G 3/20 641
, G02F 1/133 575
, G09G 3/36
FI (3件):
G09G 3/20 641 J
, G02F 1/133 575
, G09G 3/36
Fターム (33件):
2H093NA53
, 2H093NC03
, 2H093NC05
, 2H093NC10
, 2H093NC12
, 2H093NC13
, 2H093NC16
, 2H093NC22
, 2H093NC26
, 2H093NC28
, 2H093NC34
, 2H093ND06
, 2H093NH18
, 5C006AA15
, 5C006AA16
, 5C006AA17
, 5C006AC21
, 5C006AF42
, 5C006AF45
, 5C006BB16
, 5C006BC12
, 5C006BF03
, 5C006BF05
, 5C006FA20
, 5C006FA56
, 5C080AA10
, 5C080BB05
, 5C080DD28
, 5C080EE29
, 5C080FF11
, 5C080GG09
, 5C080JJ02
, 5C080JJ04
前のページに戻る