フリップフロップ回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：高橋明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-184410
公開番号（公開出願番号）：特開2000-022503
出願日： 1998年06月30日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】半導体集積回路の重要な構成部品であるフリップフロップ回路の高速化と小面積化を図る。【解決手段】データの取込みを行う第1ラッチ回路1をダイナミック型とし、データの記憶保持及び出力を行う第2ラッチ回路2をスタティック型として、両回路1,2を直列にし、バッファ回路14を介して出力端Qに接続する。スイッチ制御回路15はクロックCKを入力し、第1スイッチ回路11と第2スイッチ回路12を相補動作させる。ノードAに寄生するキャパシタCmは、スイッチ11のオフ期間だけ信号Dを保持し、CKの立ち下がりで第2記憶回路13に遷移して、スタティックに保持する。第2記憶回路13は、例えばインバータとクロックドインバータからなり、スイッチ制御回路15からの制御で正帰還ループを構成する。

請求項（抜粋）：

半導体集積回路の構成要素となるCMOSで構成されたフリップフロップ回路であって、データの取込みを行うダイナミック型の第一ラッチ回路と、データの記憶保持及び出力を行うスタティック型の第二ラッチ回路を直列に接続し、この両回路をクロック信号により相補動作させる制御回路及び前記第二ラッチ回路と出力端の間に介在させるバッファ回路を設けたことを特徴とするフリップフロップ回路。

IPC (2件)：

H03K 3/3562 , H03K 3/037

FI (2件)：

H03K 3/356 C , H03K 3/037 B

Fターム (21件)：

5J034AB03 , 5J034AB04 , 5J034AB05 , 5J034AB07 , 5J034CB01 , 5J034CB02 , 5J034DB08 , 5J043AA03 , 5J043AA04 , 5J043AA05 , 5J043AA25 , 5J043BB04 , 5J043DD02 , 5J043DD07 , 5J043HH01 , 5J043HH02 , 5J043JJ10 , 5J043KK01 , 5J043KK02 , 5J043KK04 , 5J043KK07

前のページに戻る