特許

J-GLOBAL ID：200903055370190040

電圧駆動形半導体スイッチング素子のゲート回路

発明者： 金 宏信 ,  深沢 勝美 ,  小山 建夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平7-329992
公開番号（公開出願番号）：特開平9-172359
出願日： 1995年12月19日
公開日（公表日）： 1997年06月30日
要約：

【要約】【課題】 複数のチップを並列接続して共通のアノード端子とカソード端子及びゲート端子を有する電圧駆動形半導体スイッチング素子のチップ間の電流バランスの向上。【解決手段】 複数のチップch1〜chnを並列接続して共通のアノード端子Aとカソード端子K及びゲート端子Gを有する電圧駆動形半導体スイッチング素子SDにおいて、前記電圧形半導体スイッチング素子SDのオン特性及びオフ特性のそれぞれに適したゲート抵抗RP,RNを前記電圧駆動形半導体スイッチング素子SDのゲート駆動回路1と前記ゲート端子Gとの間に接続する手段DP,DNを備えた電圧駆動形半導体スイッチング素子のゲート回路。

請求項（抜粋）：

複数のチップを並列接続して共通のアノード端子とカソ-ド端子及びゲート端子を有する電圧駆動形半導体スイッチング素子において、前記電圧形半導体スイッチング素子のオン特性及びオフ特性のそれぞれに適したゲート抵抗を前記電圧駆動形半導体スイッチング素子のゲート駆動回路と前記ゲート端子との間に接続する手段を備えたことを特徴とした電圧駆動形半導体スイッチング素子のゲート回路。