特許
J-GLOBAL ID：200903055396490492
改良された絶縁ゲート型トランジスタを有する半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106856
公開番号（公開出願番号）：特開平5-167043
出願日： 1992年04月24日
公開日（公表日）： 1993年07月02日
要約：
【要約】 (修正有)【目的】電源ラインの低抵抗材料の使用と配線の共通化によってメモリの高集積化、高速化を実現し、Pn接合等メモリ要素の破壊による導通状態の形成によって、高いS/N比で書き込まれた信号を読出して低エラーレートのメモリを実現する。【構成】対向するゲート電極1023とチャネル領域1021と高不純物濃度領域1017と主電極領域1019とを有し、前記主電極領域が下地絶縁層1022上に設けられている絶縁ゲート型トランジスタ及び該トランジスタと、を具備する半導体装置を提供する。更には、破壊可能なメモリ要素を主電極領域に設けることにより、高集積化、高速動作可能なワンタイムメモリーを提供する。又、その製造方法において、絶縁膜の大小の開口部に活性領域を形成することにより、アライメントを容易にする。又、ドレインを共通化することにより電源ラインを共通化し、高集積化を進める。
請求項（抜粋）：
複数の主電極領域と、その間に設けられたチャネル領域と、前記チャネル領域に対してゲート絶縁膜を介して設けられたゲート電極と、前記チャネル領域に接して設けられた該チャネル領域と同じ導電型で且つ該チャネル領域より不純物濃度の高い半導体領域とを有し、前記ゲート電極は互いに対向する2つの対向部分を少なくとも有しており、前記複数の主電極領域が下地絶縁層上に設けられ、前記半導体領域が所定の電位に保持された状態で動作する、絶縁ゲート型トランジスタ。
IPC (8件)：
H01L 27/112
, G11C 17/08
, H01L 27/08 331
, H01L 27/10 431
, H01L 27/115
, H01L 29/784
, H01L 29/788
, H01L 29/792
H01L 27/10 433
, H01L 27/10 434
, H01L 29/78 301 X
, H01L 29/78 371
