特許
J-GLOBAL ID：200903055405276644
液晶表示装置
発明者：
出願人/特許権者：
代理人 (1件)：
須山 佐一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-307312
公開番号（公開出願番号）：特開平5-142572
出願日： 1991年11月22日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 画素部のスイッチ素子の保持期間中のリーク電流を大幅に減少させ、リーク電流による画素電極の電位変化を抑え、良好な画像品質を得る。【構成】 画素電極と信号線間にスイッチ素子とが接続され、該スイッチ素子は直列に接続された少なくとも 2個の薄膜MOSトランジスタから形成され、少なくとも 2個の薄膜MOSトランジスタのゲート電極が同一のゲート線に接続され、トランジスタどうしの接続部と前記ゲート線との間に薄膜整流素子を有している。
請求項（抜粋）：
基板の同一面上に、マトリックス状に形成された複数の画素部と、前記複数の画素部の周辺に形成された駆動回路部と、前記画素部と前記駆動回路部とを電気的に接続する信号線とゲート線とが形成されてなる液晶表示装置において、前記画素部を構成するスイッチ素子が直列に接続された少なくとも2個の薄膜MOSトランジスタから形成され、前記画素部を構成する画素電極と前記信号線間に前記スイッチ素子が接続され、前記少なくとも 2個の薄膜MOSトランジスタのゲート電極が同一のゲート線に接続されており、前記少なくとも2個の薄膜MOSトランジスタどうしの接続部と前記ゲート線との間に薄膜整流素子を有していることを特徴とする液晶表示装置。
IPC (4件)：
G02F 1/136 500
, G02F 1/133 550
, H01L 27/12
, H01L 29/784
