特許

J-GLOBAL ID：200903055464759004

ドライブ回路

発明者： フランセスコ・プルヴィレンティ ,  ロベルト・ガリボルディ
出願人/特許権者： エスジーエス-トムソン・マイクロエレクトロニクス・ソチエタ・ア・レスポンサビリタ・リミタータ ,  コリムメ-コンソルツィオ・ペル・ラ・リチェルカ・スッラ・ミクロエレットロニカ・ネル・メッツォジオルノ
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-007809
公開番号（公開出願番号）：特開平6-318854
出願日： 1994年01月27日
公開日（公表日）： 1994年11月15日
要約：

【要約】【目的】 半ブリッジ構成の上側段に使用するのに適し、クロス電流の現れない高スイッチング・レートで作動でき、そして非常に高い出力インピーダンスを提供できる電界効果トランジスタ用ドライブ回路を得る。【構成】 第1のトランジスタM1を、電界効果トランジスタMFET1のゲート端子とMFET1をターンオフするための電圧供給発生器の負極GNDとの間に接続し、反転入力端子、非反転入力端子がMFET1のそれぞれゲート端子、ソース端子に接続された演算増幅器でM1を駆動する。スイッチS1,S2はMFET1をそれぞれ他の電源、M1に接続する。

請求項（抜粋）：

電圧供給発生器の正極に接続するための第1の端子、負荷に接続するための第2の端子、及び前記電圧発生器の正極よりも高い電位を持つ基準電源に接続するための制御端子を有する少なくとも1個の電界効果トランジスタを駆動するためのドライブ回路であって、前記基準電源と前記電界効果トランジスタの制御端子との間に接続された第1のスイッチを駆動する制御回路手段と、前記電界効果トランジスタをターンオフするための回路手段とを備えた前記ドライブ回路において、前記ターンオフ回路手段は、前記電界効果トランジスタの制御端子に接続された非反転入力端子、前記電界効果トランジスタの第2の端子に接続された反転入力端子、並びに前記制御回路手段に接続された出力端子及び少なくとも1個の動作可能端子を有する演算増幅器を含み、更に、前記電界効果トランジスタの制御端子に接続された第1の端子、前記電圧供給発生器の負極に接続された第2の端子、及び前記演算増幅器の出力端子に接続された制御端子を有する第1のトランジスタを設けた、ことを特徴とするドライブ回路。

IPC (2件)：

H03K 17/687 ,  H03K 17/16

引用特許：

審査官引用 (2件)

• 特開平2-101274
  
• 特開昭62-006084