特許

J-GLOBAL ID：200903055466287215

A/Dコンバータ

発明者： 山本 克義 ,  水口 寿孝
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平4-221459
公開番号（公開出願番号）：特開平6-069800
出願日： 1992年08月20日
公開日（公表日）： 1994年03月11日
要約：

【要約】【目的】 本発明は、A/Dコンバータの改善に関し、アナログ信号と基準電圧とを比較する比較回路の構成を工夫して、低分解能の差動対トランジスタ回路を組み合わせた場合であっても、高分解能のA/D変換をすることを目的とする。【構成】 n個の基準電圧Vn〔n=2N-1 ,N=1,2,3...〕に基づいてアナログ信号VINを標本化するn個の単位比較回路Un,〔n=1,2,3,i,j...2N-1 〕と、n個の単位比較回路Unの中の隣接する2つの単位比較回路Ui,Ujから出力された2つの中間信号を比較する2n-1個の単位中間比較回路Mk〔k=2n-1〕と、単位比較回路Unと単位中間比較回路Mkとの論理出力値を符号化するエンコーダ11とを具備することを含み構成する。

請求項（抜粋）：

n個の基準電圧(Vn〔n=2N-1 ,N=1,2,3...〕)に基づいてアナログ信号(VIN)を標本化するn個の単位比較回路(Un,〔n=1,2,3,i,j...2N-1 〕)と、前記n個の単位比較回路(Un)の中の隣接する2つの単位比較回路(Ui,Uj)から出力された2つの中間信号を比較するk個の単位中間比較回路(Mk〔k=n±1〕)と、前記単位比較回路(Un)と単位中間比較回路(Mk)との論理出力値を符号化するエンコーダ(11)とを具備することを特徴とするA/Dコンバータ。

IPC (2件)：

H03M 1/36 ,  H03M 1/20

引用特許：

審査官引用 (3件)

• 特開平4-134925
  
• 特開昭64-051827
  
• 特開平1-259628