特許
J-GLOBAL ID：200903055470379728
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-272366
公開番号（公開出願番号）：特開平7-130707
出願日： 1993年10月29日
公開日（公表日）： 1995年05月19日
要約：
【要約】【目的】LDD構造のMOS型トランジスタにおいて、ゲート電極側部に形成するサイドウオールの形成工程の改善に関する。【構成】半導体基板上に膜を形成し、該膜上にSiN 膜を形成して前記膜及びSiN膜をパターニングする工程と、全面にシリコン酸化膜を形成する工程と、前記シリコン酸化膜の全面をドライエッチングし、エッチング反応によって生成される一酸化炭素の発光強度を検出し、該一酸化炭素の発光強度が上昇して平衡状態に達したのちに急激に下降し、再び上昇するときにエッチングを終了し、前記パターニングされたSiN 膜の上表面を露出する工程とを有すること。
請求項（抜粋）：
半導体基板上に膜を形成し、該膜上にSiN 膜を形成して前記膜及びSiN 膜をパターニングする工程と、全面にシリコン酸化膜を形成する工程と、前記シリコン酸化膜の全面をドライエッチングし、エッチング反応によって生成される一酸化炭素の発光強度を検出し、該一酸化炭素の発光強度が上昇して平衡状態に達したのちに急激に下降し、再び上昇するときにエッチングを終了し、前記パターニングされたSiN 膜の上表面を露出する工程とを有することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/3065
, H01L 21/266
, H01L 21/285 301
, H01L 29/78
, H01L 21/336
H01L 21/302 E
, H01L 21/265 M
, H01L 29/78 301 L
