特許

J-GLOBAL ID：200903055494194109

半導体装置の製造方法

発明者： 生駒 大策 ,  山下 恭司 ,  渡邊 慎治
出願人/特許権者： 松下電器産業株式会社
代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2006-133953
公開番号（公開出願番号）：特開2007-305858
出願日： 2006年05月12日
公開日（公表日）： 2007年11月22日
要約：

【課題】ウエル近接効果の影響を製造コストを増大することなく低減できるようにする。【解決手段】半導体基板10の上に保護膜12を形成し、形成した保護膜12をパターニングする。その後、半導体基板10に、保護膜12に覆われた活性領域10bと保護膜12から露出した素子分離領域13とを形成する。続いて、半導体基板10に保護膜12を介したイオン注入を選択的に行なうことにより、半導体基板10にn型ウエル領域14を形成する。【選択図】図1

請求項（抜粋）：

半導体領域の上に保護膜を形成する工程(a)と、 前記保護膜をパターニングした後、前記半導体領域に前記保護膜に覆われた活性領域と前記保護膜から露出した素子分離領域とを形成する工程(b)と、 前記工程(b)よりも後に、前記半導体領域の上に、ウエル形成領域に開口部を有するレジスト膜を形成する工程(c)と、 前記レジスト膜をマスクにして、前記半導体領域に前記保護膜を介したイオン注入を選択的に行なうことにより、前記半導体領域にウエル領域を形成する工程(d)とを備えていることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/08 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 21/76

FI (3件)：

H01L27/08 331D ,  H01L27/08 321B ,  H01L21/76 L

Fターム (17件)：

5F032AA35 ,  5F032AA44 ,  5F032AA77 ,  5F032CA03 ,  5F032CA17 ,  5F032DA60 ,  5F032DA78 ,  5F048AA04 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB14 ,  5F048BD04 ,  5F048BE01 ,  5F048BE03 ,  5F048BE10 ,  5F048BG13