特許

J-GLOBAL ID：200903055501367332

半導体素子およびその製造方法

発明者： 米山 和穏
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-067671
公開番号（公開出願番号）：特開平5-275719
出願日： 1992年03月26日
公開日（公表日）： 1993年10月22日
要約：

【要約】【目的】n- 層中のp+ 拡散層を浅くして高速化すると共に、ソフトリカバリーにしてノイズの発生を防ぎ、耐圧も確保する。【構成】p+ 拡散層の表面からエッチングして接合に達しない凹部を分散して設け、その凹部内面と周囲の凸面に共通にアノード側電極を被着する。これによりp+ 層に蓄積される電子の量は、深いpn接合で減少させることができて高速化され、しかもソフトリカバリーである。そしてpn接合が深く、また同時に形成されるガードリングも深いので耐圧の確保が容易である。

請求項（抜粋）：

第一導電型の半導体基板の表面層に選択的に形成された第二導電型の領域の表面から同じ深さの凹部が分散して設けられ、電極がその第二導電型の領域の凹部の内面および凹部以外の凸面において共通に前記第二導電型の領域に接触することを特徴とする半導体素子。