特許

J-GLOBAL ID：200903055505214212

情報処理装置のシステム再構成回路及びそのシステム再構成方法並びにシステム再構成制御プログラムを記憶した記憶媒体

発明者： 小林 輝也
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-184753
公開番号（公開出願番号）：特開平11-031118
出願日： 1997年07月10日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 ダイナミックスイッチに周辺装置を増設する場合でもシステムの再立上げを行うことなく、増設された周辺装置を使用可能とするシステム再構成回路を提供する。【解決手段】 構成情報格納部6は更新後の構成情報を格納し、構成情報格納部13は更新前の構成情報を格納する。マイクロプログラム制御装置7は周辺装置12の増設時にこれら2つの構成情報を比較し、異なっている周辺装置12のみに接続処理及び初期化を行う。【効果】 変更していない周辺装置9〜11が動作中であっても、周辺装置12の変更または増設を行うことが可能になる。

請求項（抜粋）：

複数の周辺装置各々が入出力データの転送経路をフレーム単位で切替え自在なダイナミックスイッチを介してチャネル装置に接続される情報処理装置のシステム再構成回路であって、前記周辺装置が前記ダイナミックスイッチに接続されて増設される直前の前記複数の周辺装置各々の構成情報を格納する第1の構成情報格納手段と、前記周辺装置が前記ダイナミックスイッチに接続されて増設された直後の修正された構成情報を格納する第2の構成情報格納手段と、前記周辺装置が前記ダイナミックスイッチに接続されて増設された直後に前記第1及び第2の構成情報格納手段各々の内容を比較する比較手段と、前記比較手段がそれらの内容の不一致を検出した時にその不一致が検出された周辺装置に対してのみ接続処理を行うよう前記チャネル装置を制御する手段とを有することを特徴とするシステム再構成回路。

IPC (2件)：

G06F 13/14 330 ,  G06F 13/14 310

FI (2件)：

G06F 13/14 330 E ,  G06F 13/14 310 D