特許

J-GLOBAL ID：200903055539618711

半導体集積回路の自動配置配線方法

発明者： 金本 俊幾
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-089347
公開番号（公開出願番号）：特開2001-274255
出願日： 2000年03月28日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 CMP法を用いて配線層を形成する場合、レイアウトパターンの疎な場所に配置されるダミーパターンに起因する寄生結合容量により、配線間の信号の干渉が生じていた。【解決手段】 半導体集積回路の自動配置配線方法は、機能ブロックを半導体チップ上に配置し、ダミーパターンを生成し配置するステップと、配線領域全体を互いに重ならない複数個の領域に分割し、各ネットの概略経路を分割された領域上に割り当てる概略配線ステップと、この割り当てに基づいて上記領域の各々での最終的な配線を決定するとともに、ダミーパターン同士をダミー配線を介して接続し、かつ当該ダミー配線の一部を電源またはグランドの固定電位ノードに接続する詳細配線ステップとを備えるようにした。

請求項（抜粋）：

機能ブロックを半導体チップの主表面上に配置するとともに、複数個のダミーパターンを生成しこれを配置する配置ステップと、配線領域全体を互いに重ならない複数個の領域に分割し、各ネットの概略経路を分割された上記領域上に割り当てる概略配線ステップと、この割り当てに基づいて上記領域の各々での最終的な配線を決定するとともに、上記ダミーパターン同士をダミー配線を介して接続し、かつ当該ダミー配線の一部を電源またはグランドの固定電位ノードに接続する詳細配線ステップとを備えた半導体集積回路の自動配置配線方法。

IPC (5件)：

H01L 21/82 ,  G06F 17/50 658 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (6件)：

G06F 17/50 658 V ,  G06F 17/50 658 L ,  G06F 17/50 658 K ,  H01L 21/82 W ,  H01L 21/82 R ,  H01L 27/04 D

Fターム (16件)：

5B046AA08 ,  5B046BA06 ,  5F038BH19 ,  5F038CA09 ,  5F038CA18 ,  5F038CD05 ,  5F038CD10 ,  5F038EZ09 ,  5F038EZ20 ,  5F064BB06 ,  5F064DD02 ,  5F064DD26 ,  5F064DD50 ,  5F064EE43 ,  5F064EE46 ,  5F064HH06