特許

J-GLOBAL ID：200903055551130279

計算機のメモリ回路

発明者： 千葉 隆文
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-088956
公開番号（公開出願番号）：特開平7-295895
出願日： 1994年04月26日
公開日（公表日）： 1995年11月10日
要約：

【要約】【目的】 計算機の読み出し専用メモリが故障した場合に予備用のメモリを使用して、故障を回避し、正常時と同一動作を行うことができるメモリ回路を得る。【構成】 計算機のメモリ回路の読み出し専用メモリの予備用のメモリ7を持ち、セレクタ8によってチップセレクト信号4を切り換え、かつ、セレクタ8へ切り換えコマンド11を出力するセレクタ切換/メモリモード設定コマンド発生回路10で構成する。

請求項（抜粋）：

CPUからのアドレス信号をデコードするアドレスデコード回路と、読み出し専用メモリと、1石の読み出し専用メモリに1石の予備用のメモリの割合で構成される予備用の読み出し専用メモリと、アドレスデコード回路から読み出し専用メモリに出力されるチップセレクト信号を予備の読み出し専用メモリに切り換えるセレクタと、チップセレクト信号を予備のメモリへ出力するように切り換えるCPUからのデータをラッチし、セレクタのチップセレクト信号の出力先を変更するためのコントロール信号を出力するセレクタ切換コマンド発生回路とで構成した計算機のメモリ回路。