特許

J-GLOBAL ID：200903055557724740

サンプルホールド回路

発明者： ▲高▼田 昌利
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-033902
公開番号（公開出願番号）：特開2000-232348
出願日： 1999年02月12日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】チップコストを上昇させることなく、広帯域特性を維持しつつ、クロックフィードスルーの影響によるアナログ出力電圧の誤差を低減させることができるサンプルホールド回路を提供する。【解決手段】サンプルスイッチをオフさせる時、このサンプルスイッチのコントロール電圧を段階的に変化させるよう制御することにより、上記課題を解決する。

請求項（抜粋）：

アナログ入力電圧をサンプリングするサンプルスイッチと、このサンプルスイッチによってサンプリングされる前記アナログ入力電圧を保持し、これをアナログ出力電圧として出力するホールドコンデンサと、前記サンプルスイッチをオフさせる時、当該サンプルスイッチのコントロール電圧を段階的に変化させるよう制御する制御回路とを有することを特徴とするサンプルホールド回路。

IPC (3件)：

H03K 17/687 ,  G11C 27/02 602 ,  H03M 1/12

FI (3件)：

H03K 17/687 G ,  G11C 27/02 602 D ,  H03M 1/12 A

Fターム (23件)：

5J022AA01 ,  5J022BA01 ,  5J022CA10 ,  5J022CD04 ,  5J022CF07 ,  5J022CG01 ,  5J055AX29 ,  5J055BX17 ,  5J055CX24 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX61 ,  5J055DX73 ,  5J055DX83 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ12 ,  5J055EZ25 ,  5J055EZ50 ,  5J055GX01 ,  5J055GX04