特許
J-GLOBAL ID:200903055561740555
不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-000327
公開番号(公開出願番号):特開2001-189439
出願日: 2000年01月05日
公開日(公表日): 2001年07月10日
要約:
【要約】【課題】 正確なメモリセルの読み出しができ、高集積化に適し、製造歩留まりの高い不揮発性半導体記憶装置を提供する。【解決手段】 不揮発性半導体記憶装置の製造方法が、トレンチ分離に挟まれた半導体基板の表面に、ソース領域とドレイン領域とを形成し、該ソース領域と該ドレイン領域に挟まれたチャネル領域上に、トンネル膜を介してフローティングゲート電極を形成する不揮発性半導体記憶装置の製造方法において、該半導体基板の表面から突出した少なくとも2つのトレンチ分離を形成する分離工程と、該ソース領域と該ドレイン領域とを形成するソース/ドレイン領域形成工程と、該ソース/ドレイン領域形成工程後に、該フローティングゲート電極を形成するゲート電極形成工程と、を含む。
請求項(抜粋):
トレンチ分離に挟まれた半導体基板の表面に、ソース領域とドレイン領域とを形成し、該ソース領域と該ドレイン領域に挟まれたチャネル領域上に、トンネル膜を介してフローティングゲート電極を形成する不揮発性半導体記憶装置の製造方法であって、上端が該半導体基板の表面から突出した少なくとも2つのトレンチ分離を形成する分離工程と、該ソース領域と該ドレイン領域とを形成するソース/ドレイン領域形成工程と、該ソース/ドレイン領域形成工程後に、該フローティングゲート電極を形成するゲート電極形成工程と、を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
IPC (4件):
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 27/10 434
, H01L 29/78 371
Fターム (63件):
5F001AA25
, 5F001AA31
, 5F001AA43
, 5F001AB02
, 5F001AB09
, 5F001AC02
, 5F001AD17
, 5F001AD60
, 5F001AE02
, 5F001AE03
, 5F001AE08
, 5F001AF25
, 5F001AG02
, 5F001AG07
, 5F001AG10
, 5F001AG12
, 5F001AG21
, 5F001AG30
, 5F083EP13
, 5F083EP27
, 5F083EP55
, 5F083EP63
, 5F083EP68
, 5F083EP77
, 5F083ER03
, 5F083ER09
, 5F083ER14
, 5F083ER19
, 5F083ER21
, 5F083ER30
, 5F083GA09
, 5F083GA11
, 5F083GA22
, 5F083GA27
, 5F083JA04
, 5F083JA35
, 5F083JA39
, 5F083JA53
, 5F083LA12
, 5F083LA16
, 5F083NA01
, 5F083PR09
, 5F083PR29
, 5F083PR33
, 5F083PR36
, 5F101BA07
, 5F101BA13
, 5F101BA28
, 5F101BB02
, 5F101BB17
, 5F101BC02
, 5F101BD07
, 5F101BD35
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF09
, 5F101BH02
, 5F101BH03
, 5F101BH09
, 5F101BH14
, 5F101BH16
, 5F101BH19
前のページに戻る