特許
J-GLOBAL ID：200903055571053548
半導体装置の概略配線決定方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-182593
公開番号（公開出願番号）：特開平7-086406
出願日： 1993年07月23日
公開日（公表日）： 1995年03月31日
要約：
【要約】【目的】 アナログ回路を含むLSIの自動配線方法において、短時間でネットの処理手順に依存せず、アナログ回路に対して要求される条件を満足する配線経路を決定する自動配線方法を提供する。【構成】 ステップS1でチャネルグラフが作成される。ステップS2でチャネルグラフ上に配された素子と全ノードとの最短距離をコストに換算したコストテーブルが作成される。ステップS3でネット毎の配線経路候補がリストアップされる。ステップS4でネットの処理順序が決定される。そしてステップS5で全ネットを通じた配線経路が決定される。
請求項（抜粋）：
チャネルグラフのチャネル上の全ノードからチャネルグラフ上に配された素子への最短距離を測定する工程と、前記最短距離を基に、同電位の配線要求を満たす配線経路を少なくとも1つ探索する工程と、前記探索された配線経路を基に、異なる電位の配線要求の処理順序を決定する工程と、前記決定した順序において、最適な配線経路の組合わせを選択する工程とを備えたことを特徴とする概略配線方法。
IPC (2件)：
FI (3件)：
H01L 21/82 C
, H01L 21/82 W
, G06F 15/70
