特許
J-GLOBAL ID：200903055586351502
トランスファーゲート接続チェックシステム
発明者：
出願人/特許権者：
代理人 (1件)：
小橋川 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願2000-048638
公開番号（公開出願番号）：特開2001-237321
出願日： 2000年02月25日
公開日（公表日）： 2001年08月31日
要約：
【要約】【課題】 短時間でプリミティブブロック入力ピンの接続状態をチェック可能なトランスファーゲート接続チェックシステムを提供する。【解決手段】 LSIを構成する回路素子の接続関係を記述したネットリスト(21)と、プリミティブブロックを記憶したプリミティブブロック記憶手段(22)と、トランスファーゲートと回路素子との接続ルールを記憶したトランスファーゲート接続ルール記憶手段(23)と、プリミティブブロック記憶手段に記憶したプリミティブブロックがトランスファーゲート接続ルール記憶手段に記憶した接続ルールに適合するか否かを判定する接続判定手段(13)とを備え、トランスファーゲートを含むプリミティブブロックの接続ルールに従い、LSI全体を網羅なく自動でチェックする。
請求項（抜粋）：
入力ピンから直接トランスファーゲートに接続され、該トランスファーゲートを介して回路素子に接続されてなるプリミティブブロックにおけるトランスファーゲートの接続状況をチェックするトランスファーゲート接続チェックシステムであって、LSIを構成する回路素子の接続関係を記述したネットリストと、前記プリミティブブロックを記憶したプリミティブブロック記憶手段と、前記トランスファーゲートと回路素子との接続ルールを記憶したトランスファーゲート接続ルール記憶手段と、前記プリミティブブロック記憶手段に記憶したプリミティブブロックが前記トランスファーゲート接続ルール記憶手段に記憶した接続ルールに適合するか否かを判定する接続判定手段とを備えたことを特徴とするトランスファーゲート接続チェックシステム。
IPC (2件)：
FI (2件)：
H01L 21/82 T
, G06F 15/60 664 A
5B046AA08
, 5B046BA03
, 5B046JA03
, 5F064AA04
, 5F064BB02
, 5F064BB04
, 5F064BB05
, 5F064BB07
, 5F064BB31
, 5F064CC12
, 5F064EE02
, 5F064HH06
, 5F064HH10
, 5F064HH12
