特許
J-GLOBAL ID：200903055587296793
半導体記憶装置とその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-254218
公開番号（公開出願番号）：特開平9-097880
出願日： 1995年09月29日
公開日（公表日）： 1997年04月08日
要約：
【要約】【課題】この発明は、コンタクトと配線との短絡を防止できるとともに、コンタクトを自己整合的に形成することができ、しかも、配線上に形成される膜の膜厚を確実に制御できるとともに、微細なコンタクトが形成でき、コンタクト開口の歩留まりが高く、コンタクトの埋め込みが容易な半導体記憶装置とその製造方法を提供する。【解決手段】第1絶縁膜1上に形成された配線Lは導電膜2と酸化シリコン膜3、窒化シリコン膜4によって構成されている。導電膜2の上に酸化シリコン膜3、窒化シリコン膜4があるため、酸化シリコン系の絶縁膜5をエッチングして配線Lの相互間にコンタクトホールCHを形成する際、導電膜2が露出することがない。
請求項（抜粋）：
半導体基板上に形成された第1の絶縁膜と、下部が導電膜、上部が第2の絶縁膜で構成され、前記第1の絶縁膜上に所定間隔離間して配置された第1、第2の配線と、前記第1、第2の配線の相互間、及び前記第1、第2の配線の相互間に位置する前記第1の絶縁膜に形成されたコンタクトホールと、前記コンタクトホール内部で少なくとも前記導電膜の側壁及び前記第1の絶縁膜の側壁に形成された第3の絶縁膜とを具備することを特徴とする半導体記憶装置。
IPC (5件)：
H01L 27/108
, H01L 21/8242
, H01L 21/28
, H01L 21/316
, H01L 21/768
H01L 27/10 621 Z
, H01L 21/28 L
, H01L 21/316 C
, H01L 21/90 D
, H01L 27/10 681 B
, H01L 27/10 691
