特許
J-GLOBAL ID：200903055606085804
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平6-311655
公開番号（公開出願番号）：特開平8-167658
出願日： 1994年12月15日
公開日（公表日）： 1996年06月25日
要約：
【要約】【目的】極めて浅い接合を有する半導体装置およびCMOSプロセスに適用可能な上記半導体装置の製造方法を提供する。【構成】実質的に不純物がドーピングされていないゲート側壁と半導体基板の主表面の間に、接合を形成するための不純物を高濃度に含むガラス膜を形成し、このガラス膜から上記不純物を固相拡散させてソース・ドレイン接合を形成する。【効果】ホトレジスト工程が少ない簡単なプロセスで、30nm以下の浅い接合が形成でき、ゲート長0.15μm以下の相補型MOSFETの高速動作が可能になった。
請求項（抜粋）：
第1導電型を有する半導体基板の表面領域内に所定の間隔を介して互いに離間して形成された、上記第1導電型とは逆の第2導電型を有するソースおよびドレインと、当該ソースとドレインの間の上記半導体基板の主表面上に、ゲート絶縁膜を介して形成されたゲート電極と、当該ゲート電極の側部上に選択的に形成された側壁絶縁膜を具備し、当該側壁絶縁膜と上記ソースおよびドレインの上面の間には、上記第2導電型を有する不純物がドープされた絶縁膜が介在していることを特徴とする半導体装置。
IPC (3件)：
H01L 21/8238
, H01L 27/092
, H01L 21/225
