半導体集積回路装置の製造方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-137113
公開番号（公開出願番号）：特開2002-334879
出願日： 2001年05月08日
公開日（公表日）： 2002年11月22日
要約：

【要約】【課題】埋め込み配線を形成する工程において、ウェハのベベル領域の絶縁膜がエッチングされることを防ぐ。【解決手段】ウェハ1のベベル領域に、保護膜17を形成し、そのベベル領域における絶縁膜16の表面を被う。続いて、絶縁膜16上にフォトレジスト膜18を成膜し、次いでフォトレジスト膜18をパターニングする。この時、フォトレジスト膜18の一部は、ウェハ1のベベル領域において保護膜17上に重なるように形成する。その後、フォトレジスト膜18をマスクとして絶縁膜16およびエッチストッパ膜15をエッチングする。

請求項（抜粋）：

(a)半導体ウェハ上に絶縁膜を成膜する工程、(b)前記絶縁膜上にマスキング層を形成する工程、(c)前記半導体ウェハの外周部の第1領域に保護膜を形成する工程、(d)前記(b)工程および前記(c)工程の後、前記マスキング層をマスクとして前記絶縁膜をエッチングし、接続孔および配線溝の少なくとも一方を形成する工程、(e)前記(d)工程の後、前記マスキング層および前記保護膜を除去する工程、(f)前記接続孔および前記配線溝の内部を含む前記絶縁膜の表面に第1導電性膜を形成する工程、(g)前記第1導電性膜の表面に前記接続孔および前記配線溝を埋め込む第2導電性膜を成膜する工程、(h)前記接続孔および前記配線溝の外部の前記第1導電性膜および前記第2導電性膜を除去し、プラグおよび配線の少なくとも一方を形成する工程、を含むことを特徴とする半導体集積回路装置の製造方法。

IPC (2件)：

H01L 21/3205 , H01L 21/768

FI (2件)：

H01L 21/88 K , H01L 21/90 A

Fターム (45件)：

5F033HH11 , 5F033HH21 , 5F033HH32 , 5F033HH33 , 5F033JJ11 , 5F033JJ19 , 5F033JJ21 , 5F033JJ32 , 5F033JJ33 , 5F033KK01 , 5F033KK11 , 5F033KK21 , 5F033KK32 , 5F033KK33 , 5F033MM01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033PP06 , 5F033PP15 , 5F033PP21 , 5F033PP27 , 5F033PP28 , 5F033QQ04 , 5F033QQ09 , 5F033QQ10 , 5F033QQ11 , 5F033QQ14 , 5F033QQ25 , 5F033QQ37 , 5F033QQ48 , 5F033QQ73 , 5F033QQ75 , 5F033QQ91 , 5F033RR04 , 5F033RR06 , 5F033RR11 , 5F033SS11 , 5F033SS15 , 5F033SS21 , 5F033XX00 , 5F033XX24 , 5F033XX27

前のページに戻る