特許

J-GLOBAL ID：200903055632195383

半導体装置

発明者： 薄井 敏正 ,  水野 幹也
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-166554
公開番号（公開出願番号）：特開平9-017964
出願日： 1995年06月30日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】ゲートアレイにアンチヒューズROMを備えることにより、設計変更によるデータの変更、ビット・ワード構成の変更を可能とする。【構成】アンチヒューズROMを備えたゲートアレイ。電源電圧にプルアップされた抵抗101、アンチヒューズ書き込み用のトランジスタ102、アンチヒューズ103〜106、書き込み時のアンチヒューズ選択用トランジスタ107〜110、プルダウン抵抗115、及びデータ読み出し用のバッファ116によりアンチヒューズROMを構成する。アンチヒューズ書き込み用トランジスタの耐圧を確保するために、アンチヒューズROMを入出力部を含む周辺領域に配置する。あるいは、書き込み時のアンチヒューズ選択用トランジスタをそれぞれ直列接続することで、トランジスタ1つにかかる電圧をさげ、アンチヒューズ書き込み用トランジスタ以外の素子を論理領域に配置する。

請求項（抜粋）：

半導体チップの主として中央部に作り込まれ、所定の論理処理を実現する論理回路ブロックを含む論理領域と、該論理領域の周辺に作り込まれ、該半導体チップの外と該論理回路ブロックとの間で入出力信号を取り扱う入力部と出力部を含む周辺領域とを有するゲートアレイにおいて、アンチヒューズROMを備えていることを特徴とする半導体装置。

IPC (3件)：

H01L 27/10 431 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 431 ,  H01L 27/04 F