特許
J-GLOBAL ID：200903055642705274
バッファメモリの制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-243211
公開番号（公開出願番号）：特開平10-093572
出願日： 1996年09月13日
公開日（公表日）： 1998年04月10日
要約：
【要約】【課題】 従来は、アクセスタイムがバースト性メモリに内蔵されるキャッシュの状態に依存するバッファメモリの制御に際しては、アクセスタイムの最悪値を基準に設計せざるを得ないため、バースト性メモリの性能を十分に生かせない。【解決手段】 バッファメモリ13内に複数の論理キュー301〜30kからなる論理キュー群31があり、複数の論理キュー301〜30kのいずれかへの入力セルの書込み要求と、蓄積セルの読出し要求とが同時にあったときは、蓄積セルをセル読出し部14により例えば論理キュー301から読み出し、その読み出したセルの論理キュー301のバンクを82で示すようにバイパスし、そのバンクに入力セルをセル書込み部12により書込む。すなわち、バイパス82により同じバンクにセル読出しと入力セルの書込みが行える。
請求項（抜粋）：
入力セルの蓄積及び読出しをバッファメモリが内部に有するキャッシュをヒットさせてから行うバッファメモリの制御方法において、前記バッファメモリの複数の論理キューのいずれかへの入力セルの書込み要求と、該複数の論理キューのうちのいずれからの蓄積セルの読出し要求とが同時にあったときは、前記蓄積セルを読み出した後、その読み出したセルの空きバンクキューをバイパスし、そのバンクに前記入力セルを書き込むことを特徴とするバッファメモリの制御方法。
IPC (2件)：
FI (3件)：
H04L 11/20 D
, H04Q 3/00
, H04L 11/20 G
