特許

J-GLOBAL ID：200903055648351229

界面準位密度の算出方法

発明者： 神山 栄治
出願人/特許権者： 三菱マテリアルシリコン株式会社
代理人 (1件)： 須田 正義
公報種別：公開公報
出願番号（国際出願番号）：特願平11-233395
公開番号（公開出願番号）：特開2001-060676
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：

【要約】【課題】 SOI薄膜中の不純物濃度が正確に求められない場合にも、SOI基板のSOI薄膜と絶縁層との界面における界面準位密度を簡便にかつ近似的に算出する。【解決手段】 疑似MOSFETによりSOI基板のSOI薄膜と絶縁層との界面における界面準位密度Ditを式(1)に基づいて算出する。Dit =( |Vth-V0| -A)×(Cox/q) (1)但し、Ditは界面準位密度、Vthは強反転開始時のゲート電圧、V0は空乏層がSOI薄膜表面到達した時のゲート電圧、Coxは絶縁層の単位面積当りの容量、qは素電荷、AはSOI薄膜中の不純物濃度の上限値とSOI薄膜の膜厚により算出される一定補正値である。

請求項（抜粋）：

疑似MOSFETによりSOI基板(10)のSOI薄膜(14)と絶縁層(13)との界面における界面準位密度を算出する方法において、次の式(1)に基づいて界面準位密度(Dit)を算出することを特徴とする界面準位密度の算出方法。【数1】但し、Ditは界面準位密度、Vthは強反転開始時のゲート電圧、V0は空乏層がSOI薄膜表面到達した時のゲート電圧、Coxは絶縁層の単位面積当りの容量、qは素電荷、AはSOI薄膜中の不純物濃度の上限値とSOI薄膜の膜厚により算出される一定補正値である。

IPC (3件)：

H01L 27/12 ,  H01L 21/66 ,  H01L 29/786

FI (3件)：

H01L 27/12 T ,  H01L 21/66 L ,  H01L 29/78 624

Fターム (15件)：

4M106AA01 ,  4M106AA10 ,  4M106AA13 ,  4M106AB02 ,  4M106AB11 ,  4M106AC02 ,  4M106BA01 ,  4M106CA01 ,  4M106CA12 ,  4M106CB10 ,  4M106CB30 ,  4M106DJ18 ,  4M106DJ19 ,  4M106DJ20 ,  5F110AA24