特許

J-GLOBAL ID：200903055650779937

半導体基板及び半導体装置

発明者： 高木 剛 ,  大塚 隆
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-106704
公開番号（公開出願番号）：特開2003-303971
出願日： 2002年04月09日
公開日（公表日）： 2003年10月24日
要約：

【要約】【課題】 IV族半導体層を備える、電気的特性の優れた半導体装置を提供する。【解決手段】 半導体装置は、共通の基板構造を有するDTMOSから構成されたCMOSであって、その基板部分は、下から順にSi基板41と、シード層44と、単結晶酸化膜45と、第1のSiGe層54と、第2のSiGe層55と、歪みSi層56とを有している。Pチャネル型MOSFETにおいては第2のSiGe層55がチャネルとして機能し、Nチャネル型MOSFETにおいては歪みSi層56がチャネルとして機能するので、高速動作が可能となる。

請求項（抜粋）：

半導体からなる原基板と、上記原基板の上方に設けられ、絶縁体材料または誘電体材料から構成された結晶層と、上記結晶層の上にエピタキシャル成長された第1のIV族半導体層とを備えている半導体基板。

IPC (6件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 21/8238 ,  H01L 27/08 331 ,  H01L 27/092 ,  H01L 27/12

FI (6件)：

H01L 21/20 ,  H01L 27/08 331 E ,  H01L 27/12 E ,  H01L 29/78 618 B ,  H01L 29/78 626 C ,  H01L 27/08 321 B

Fターム (45件)：

5F048AA08 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA09 ,  5F048BB05 ,  5F048BB08 ,  5F048BC11 ,  5F048BD09 ,  5F048BE08 ,  5F052DA01 ,  5F052DA03 ,  5F052JA01 ,  5F052KA01 ,  5F052KA05 ,  5F110AA01 ,  5F110BB04 ,  5F110BB11 ,  5F110BB20 ,  5F110CC02 ,  5F110DD01 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD17 ,  5F110DD30 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110FF02 ,  5F110FF04 ,  5F110GG01 ,  5F110GG02 ,  5F110GG06 ,  5F110GG12 ,  5F110GG19 ,  5F110GG25 ,  5F110GG44 ,  5F110GG60 ,  5F110HJ13 ,  5F110HK05 ,  5F110HM15 ,  5F110QQ11