特許

J-GLOBAL ID：200903055650963681

液晶表示素子

発明者： 神谷 建史
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-018805
公開番号（公開出願番号）：特開2001-209070
出願日： 2000年01月27日
公開日（公表日）： 2001年08月03日
要約：

【要約】【課題】TFTのゲート・ソース電極間容量を大きくすることなく、そのチャンネル幅を実質的に大きくして、前記TFTに大きな電流を流せるようにし、駆動デューティを高くして高画素密度化をはかるとともに、ゲート配線の配線幅を広くする必要を無くして開口率を十分高くし、さらに、前記ゲート・ソース電極間容量の影響による画素領域の書込み状態の変動を少なくして良好な表示を行なうことができるアクティブマトリックス液晶表示素子を提供する。【解決手段】TFT13を、そのソース電極17とドレイン電極17のうち、少なくとも前記ソース電極17が、前記TFT13のチャンネル領域側の端縁に、その端縁から電極内方向に凹入する切欠部17aが設けられた形状に形成された構成とした。

請求項（抜粋）：

対向配置された一対の基板のうち、一方の基板の内面に、行方向および列方向にマトリックス状に配列する複数の画素電極と、これらの画素電極にそれぞれ対応させて配置され、対応する前記画素電極にソース電極が接続された複数の薄膜トランジスタと、各行の薄膜トランジスタのゲート電極にそれぞれゲート信号を供給する複数のゲート配線と、各列の薄膜トランジスタのドレイン電極にそれぞれデータ信号を供給する複数のデータ配線とが設けられ、他方の基板の内面に、前記複数の画素電極に対向する対向電極が設けられ、前記一対の基板間に液晶が封入されたアクティブマトリックス方式の液晶表示素子において、前記薄膜トランジスタのソース電極とドレイン電極とのうち、少なくとも前記ソース電極が、前記薄膜トランジスタのチャンネル領域側の端縁に、その端縁から電極内方向に凹入する少なくとも1つの切欠部が設けられた形状に形成されていることを特徴とする液晶表示素子。

IPC (3件)：

G02F 1/1368 ,  G09F 9/30 338 ,  H01L 29/786

FI (3件)：

G09F 9/30 338 ,  G02F 1/136 500 ,  H01L 29/78 616 T

Fターム (43件)：

2H092GA14 ,  2H092GA26 ,  2H092JA24 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092KA04 ,  2H092KA05 ,  2H092KA07 ,  2H092NA07 ,  2H092NA22 ,  2H092NA27 ,  2H092PA06 ,  2H092QA07 ,  2H092QA10 ,  2H092QA13 ,  2H092QA14 ,  5C094AA21 ,  5C094AA31 ,  5C094BA03 ,  5C094BA43 ,  5C094EA04 ,  5F110AA02 ,  5F110AA07 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG35 ,  5F110HK02 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HM04 ,  5F110NN02 ,  5F110NN72