特許
J-GLOBAL ID：200903055669255920
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-169723
公開番号（公開出願番号）：特開平5-021745
出願日： 1991年07月10日
公開日（公表日）： 1993年01月29日
要約：
【要約】 (修正有)【構成】 半導体基板1の活性領域上に形成された一対のソース/ドレイン領域7,8と、ゲート電極4と、一方のソース/ドレイン領域7に電気的に接続されたビット線16と、ソース/ドレイン領域8上にコンタクトホール17を有する層間絶縁膜9と、コンタクトホール17内に、ソース/ドレイン領域8に電気的に接続するように形成されるとともに、層間絶縁膜9の上方に形成された水平部12aと立壁部12bとを有するストレージノード12と、キャパシタ誘電体膜11,13を覆うように形成されたセルプレート10,14とを備えている。【効果】 ビット線16と半導体基板1とを接続するためのコンタクトホールの形成が容易であり、かつ、キャパシタBの容量を増加させることができる。
請求項（抜粋）：
半導体基板と、前記半導体基板の素子分離領域に囲まれた活性領域上に、所定の間隔を隔てて形成された一対の不純物領域と、前記一対の不純物領域間の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記一方の不純物領域に電気的に接続され、前記ゲート電極の上方に絶縁層を介して延びるように形成された信号伝達線と、前記一対の不純物領域、ゲート電極、信号伝達線および素子分離領域を覆うように形成され、前記他方の不純物領域上に開口部を有する層間絶縁層と、前記開口部内に、前記他方の不純物領域と電気的に接続するように形成されるとともに、前記層間絶縁層の上方に前記半導体基板の主表面に沿った方向に延びるように形成された水平部と前記水平部の所定領域上に前記半導体基板の主表面に対して鉛直方向に延びるように形成された立壁部とを有するキャパシタ第1電極と、前記キャパシタ第1電極を覆うように形成されたキャパシタ誘電体膜と、前記キャパシタ誘電体膜を覆うように形成されたキャパシタ第2電極とを備えた、半導体装置。
IPC (2件)：
FI (2件)：
H01L 27/10 325 D
, H01L 27/10 325 M
