特許
J-GLOBAL ID：200903055707895424
IC試験装置の制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓
公報種別：公開公報
出願番号（国際出願番号）：特願平3-184695
公開番号（公開出願番号）：特開平5-026967
出願日： 1991年07月24日
公開日（公表日）： 1993年02月05日
要約：
【要約】 (修正有)【目的】 制御用計算機に対するOS転送用のマイクロプロセッサを利用して診断、マイクロプログラムデバック、パネル機能などを可能にする。【構成】 マイクロプロセッサからレジスタ23,29にマイクロアドレスをセットでき、マイクロプロセッサからのレジスタ選択指令、シーケンサ選択指令でフリップフロップ26がそれぞれセット、リセットされ、マルチプレクサ24が、レジスタ23側、マイクロシーケンサ22側をそれぞれ選択する。マルチプレクサ24の出力アドレスでマイクロプログラムメモリ21が読出される。マルチプレクサ24の出力アドレスがレジスタ29のアドレスと一致すると、一致検出回路31の出力が“1”となり、ゲート35が閉じてCPUクロックが停止してマイクロシーケンサ22が動作を停止する。
請求項（抜粋）：
制御装置内のマイクロプロセッサにより外部記憶装置からマイクロプログラムを制御用計算機内のマイクロプログラムメモリに転送し、その制御用計算機が上記マイクロプログラムを実行することによりIC試験装置を制御し、かつ上記制御用計算機には上記マイクロプロセッサからマイクロアドレスが格納される第1アドレスレジスタと、その第1アドレスレジスタのマイクロアドレスと、上記制御用計算機のマイクロシーケンサからのマイクロアドレスとの一方を選択して上記マイクロプログラムメモリへアドレスとして供給するマルチプレクサとを有するIC試験装置の制御装置において、上記制御用計算機内に上記マイクロプロセッサからマイクロアドレスが格納される第2アドレスレジスタと、その第2アドレスレジスタのマイクロアドレスと、上記マルチプレクサの出力マイクロアドレスとの一致を検出するアドレス一致検出回路と、上記マルチプレクサが上記第1アドレスレジスタの出力を選択している状態で上記マイクロプロセッサからクロック起動指令が与られると上記マルチプレクサに対し、上記マイクロシーケンサの出力を選択させる選択制御手段と、上記アドレス一致検出回路の検出出力で上記マイクロシーケンサへのクロックの供給を停止するクロック制御手段と、が設けられていることを特徴とするIC試験装置の制御装置。
IPC (3件)：
G01R 31/28
, G06F 11/22 330
, G06F 11/22 360
