特許
J-GLOBAL ID：200903055708967330
デマルチプレクサ
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-292154
公開番号（公開出願番号）：特開平7-147568
出願日： 1993年11月22日
公開日（公表日）： 1995年06月06日
要約：
【要約】【目的】 出力の初期値設定のためのリセット回路が不要で、出力端子毎にビット規定可能なデマルチプレクサを提供する。【構成】 MS型DFF(マスター・スレーブ型Dフリップフロップ)6-1〜6-4の非反転出力端Qからの遅延出力8-1〜11-1の立上りは、縦続順に従って順次遅延される。各出力端Qからの出力が出力された後、先頭のMS型DFF6-1の反転出力端に続いて順次後続の各MS型DFFの反転出力端から遅延出力8-2〜11-2が出力される。この各遅延出力のタイミングに合わせてMS型DFF4-1〜4-4およびMSM型DFF5-1〜5-4は、多重入力信号22の中から対応する入力信号12〜19を抽出する。MS型DFF4-5〜4-12は、入力信号12〜19を、1:8にデマルチプレクスされた出力として同一タイミングで出力する。
請求項（抜粋）：
デマルチプレクサ動作を行うためのクロック供給回路に分周前の基本クロックの周期以下で出力位相調整をする手段を有する1/2N の分周遅延回路と、分周遅延回路の出力を入力し縦続接続された2N /2個のマスター・スレーブ型Dフリップフロップから構成されるシフトレジスタと、多重化されたデータ入力信号を入力し、シフトレジスタの各マスター・スレーブ型Dフリップフロップの第1の論理レベルを有する出力をクロック入力とする2N /2個のマスター・スレーブ型Dフリップフロップと、多重化されたデータ入力信号を入力し、シフトレジスタの各マスター・スレーブ型Dフリップフロップの第2の論理レベルを有する出力をクロック入力とし、2N /2個のマスター・スレーブ型Dフリップフロップにそれぞれカレントスイッチ回路が縦続接続された2N /2個のマスター・スレーブ・マスター型Dフリップフロップと、各マスター・スレーブ型Dフリップフロップの出力と、各マスター・スレーブ・マスター型Dフリップフロップの出力とをそれぞれ入力し、入力を1:2N にデマルチプレクスされた出力として、それぞれ同一タイミングで出力する2N 個の出力用マスター・スレーブ型Dフリップフロップとを有するデマルチプレクサ回路。
引用特許：
前のページに戻る
