特許
J-GLOBAL ID：200903055716309511
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-064522
公開番号（公開出願番号）：特開平10-261659
出願日： 1997年03月18日
公開日（公表日）： 1998年09月29日
要約：
【要約】 (修正有)【課題】 レジストパターンのリフロー形状を、パターン変換差とパターン寸法のばらつきを低減して形成することができる半導体装置の製造方法を提供。【解決手段】 半導体基板42に第1のゲート開口を形成してウエットエッチングを行い、リセスエッチング面48を形成する工程と、絶縁膜50を堆積する工程と、EBレジスト52によってEBレジスト開口を形成する工程と、EBレジスト開口を通してこの開口部の絶縁膜50を除去する工程と、このEBレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、その上から第1メタル膜56を蒸着し、第2のホトレジストによって、この第2ホトレジスト開口を形成して、第2ゲートメタル膜60を堆積する工程と、有機溶媒によって第2ホトレジストを除去し、ゲートパターンをマスクとして露出している第1メタル膜56を選択的に除去し、ゲート60を形成する工程とを施す。
請求項（抜粋）：
(a)イオン注入または結晶成長して活性層を形成した半導体基板にオーミック電極を形成する工程と、(b)ホトリソグラフィーによって第1のゲート開口を形成してウエットエッチングを行い、リセスエッチング面を形成する工程と、(c)ホトレジストを有機溶媒によって除去した後、絶縁膜を堆積する工程と、(d)EBレジストによってEBレジスト開口を形成する工程と、(e)前記EBレジスト開口を通して該開口部の絶縁膜を除去する工程と、(f)EBレジストパターンを加熱することによりリフローを行い、順テーパー曲線形状を得る工程と、(g)その上から第1メタル膜を蒸着し、第2のホトレジストによって、第2ホトレジスト開口を形成して、第2ゲートメタル膜を堆積する工程と、(h)有機溶媒によって前記第2のホトレジストを除去し、ゲートパターンをマスクとして露出している前記第1メタル膜を選択的に除去し、ゲートを形成する工程とを施すことを特徴とする半導体素子の製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 29/41
H01L 29/80 F
, H01L 29/44 Z
