特許
J-GLOBAL ID：200903055726100130
位相同期回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-360617
公開番号（公開出願番号）：特開平5-183431
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】所定の発振周波数から大きくずれた周波数で発振するいわゆる疑似ロックを生じないPLLを提供することである。【構成】制御電圧によって発振周波数を制御されるVCO 8と、第1の信号と前記VCO 8を基にした第2の信号の位相差に応じた位相誤差信号を出力する位相比較器2と、前記第2の信号の周波数と所定の周波数又は前記第1の信号の周波数との差に応じた周波数誤差信号を出力する周波数比較器3と、前記位相誤差信号と前記周波数誤差信号とを合成する信号合成回路SMと、ループフィルタ7とを有し、前記周波数誤差信号が出力されると、前記位相誤差信号が前記VCO 8に供給されないようにして、前記VCOの周波数が常に略所定値になるようにした位相同期回路である。
請求項（抜粋）：
制御電圧によって発振周波数を制御されるVCOと、第1の信号と前記VCOの出力に応じた第2の信号の位相を比較しその位相差に応じた位相誤差信号を出力する位相比較器と、前記第2の信号の周波数と所定の周波数又は前記第1の信号の周波数とを比較しその周波数差に応じた周波数誤差信号を出力する周波数比較器と、前記位相誤差信号と前記周波数誤差信号とを合成する信号合成回路と、前記信号合成回路と前記VCOの間に設けられたループフィルタとを有し、前記周波数誤差信号が出力されることにより、前記位相誤差信号を前記VCOに供給しないようしたことを特徴とする位相同期回路。
IPC (2件)：
H03L 7/087
, G11B 20/14 351
