特許
J-GLOBAL ID:200903055740748992

マルチチップモジュールの製造方法及びマルチチップモジュール

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平5-333354
公開番号(公開出願番号):特開平7-193184
出願日: 1993年12月27日
公開日(公表日): 1995年07月28日
要約:
【要約】【目的】本発明はマルチチップモジュールの製造過程においてチップ搭載基板に支持基板が設けられる構成のマルチチップモジュールの製造方法及びマルチチップモジュールに関し、マルチチップモジュールの製造効率及び安定性の向上を図ることを目的とする。【構成】 支持基板10上に接着層11を形成し、この接着層11の上部に絶縁層12,15,17,19,21,23 を介して単数或いは複数の配線層13,16,18を積層形成することによりチップ搭載基板26を形成するチップ搭載基板形成工程と、チップ搭載基板26に上記積層された絶縁層12,15,17,19,21,23 を貫通して接着層11に到る貫通孔27を形成する貫通孔形成工程と、接着層11を除去するためのエッチング剤28を少なくとも上記貫通孔27より接着層11に装填してチップ搭載基板26と支持基板10とを分離させる支持基板分離工程と、チップ搭載基板26上に半導体チップ30を搭載するチップ搭載工程とを有する。
請求項(抜粋):
支持基板(10)上に接着層(11)を形成し、該接着層(11)の上部に絶縁層(12,15,17,19,21,23)を介して単数或いは複数の配線層(13,16,18,20,22,24)を積層形成することによりチップ搭載基板(26)を形成するチップ搭載基板形成工程と、該チップ搭載基板(26)に、上記積層された絶縁層(12,15,17,19,21,23)を貫通して該接着層(11)に到る貫通孔(27)を形成する貫通孔形成工程と、該接着層(11)を除去するための処理剤(28)を少なくとも該貫通孔(27)より該接着層(11)に装填し、該チップ搭載基板(26)と該支持基板(10)とを分離させる支持基板分離工程と、該チップ搭載基板(26)上に半導体チップ(30)を搭載するチップ搭載工程とを有することを特徴とするマルチチップモジュールの製造方法。

前のページに戻る