特許
J-GLOBAL ID：200903055744047883
LSIテスタ
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平6-337294
公開番号（公開出願番号）：特開平8-179013
出願日： 1994年12月26日
公開日（公表日）： 1996年07月12日
要約：
【要約】【目的】 LSIテスタの動作基準となるタイミング信号のジッタをフォローアップし、動作テストの精度を高める技術を提供する。【構成】 テスト動作にてテストタイミング信号TT及びストローブ信号TSを出力するタイミング発生器10と、ストローブ信号TSによってサンプリングされる所定のパルスPLを出力するパルス発生器17と、上記パルスPLを上記スレーブ信号TSを用いてサンプリングする比較器13とを備えたLSIテスタは、比較結果から上記ストローブ信号TSのジッタ検出及び誤差補正を行う。
請求項（抜粋）：
被測定素子にテストパターン信号を与え、当該素子から出力される信号を検出して判定することにより、当該素子の動作テストを行うLSIテスタにおいて、クロック発生器から供給される信号に基づいて第1のタイミング信号とそれに対して位相差を持って出力される第2のタイミング信号を形成し、必要に応じてタイミング信号相互のタイミング誤差の調整を行うタイミング発生器と、上記タイミング信号を動作テスト前に調整するためのパルスを出力するパルス発生器と、テストパターン及びその期待値を出力するテストパターン発生器と、上記テストパターンを入力とし、供給される第1のタイミング信号に同期させ送信フォーマット形式で出力するフォーマッタと、被測定素子のピンに接続され、上記送信フォーマット形式化されたテストパターンを波形整形して被測定素子へ出力する出力部と、被測定素子から該テストパターン又は上記パルスを入力可能とし2値化して入力する入力部を有するピンエレクトロニクスと、上記ピンエレクトロニクスの入力部と、被測定素子のピン又は上記パルス発生器との接続を行うスイッチと、上記入力部から供給される2値化信号と上記期待値とを上記第2のタイミング信号に同期させてサンプリングし比較を行う比較器と、上記比較器で比較された結果を格納するメモリと、上記メモリに格納された比較結果から、動作テストの判定及び上記タイミング信号相互間の位相の誤差検出を行う演算機と、を備えて成ることを特徴とするLSIテスタ。
IPC (2件)：
G01R 31/28
, G06F 11/22 330
