特許
J-GLOBAL ID：200903055755163354

半導体装置

発明者：
大内 暁

大内 暁 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (6件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  竹内 祐二 ,  今江 克実 ,  原田 智雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-074185
公開番号（公開出願番号）：特開2005-203721
出願日： 2004年03月16日
公開日（公表日）： 2005年07月28日
要約：
【課題】InN結晶層をチャネル層として有する電子デバイスにおいて、信頼性を高める。【解決手段】本発明の電子デバイスでは、ZnO基板1の上にInN結晶層2がエピタキシャル成長され、InN結晶層2の上部に、MISFET3(半導体素子)が設けられている。本発明では、ZnOとInNとの格子不整合の度合いは小さいため、結晶性の高いInN結晶層2が得られる。また、ZnO基板1の上面がZn面(0001)である場合には、より平坦なInN結晶層2を得ることができる。一方、ZnO基板1の上面がO面(000-1)である場合には、Zn原子がInN結晶層2側には拡散しないため、P型伝導が生じるのを抑制することができる。また、結晶面から数度オフされた面を上面とすることにより、不純物拡散層4等を形成する際のチャネリングを防止することができる。【選択図】図4
請求項（抜粋）：
ZnOからなる基板と、 前記基板の主面の上方に設けられ、動作時に導電性を示すInN層と を備える、半導体装置。
IPC (10件)：
H01L21/20 ,  H01L21/331 ,  H01L21/338 ,  H01L29/26 ,  H01L29/73 ,  H01L29/737 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812 ,  H01S5/323
FI (7件)：
H01L21/20 ,  H01L29/26 ,  H01S5/323 610 ,  H01L29/78 301B ,  H01L29/80 H ,  H01L29/72 H ,  H01L29/72 Z
Fターム (40件)：
5F003BA92 ,  5F003BF06 ,  5F003BG06 ,  5F003BM02 ,  5F003BM03 ,  5F003BM04 ,  5F003BP31 ,  5F052JA05 ,  5F052JA07 ,  5F052JA10 ,  5F052KA01 ,  5F052KA05 ,  5F073AA09 ,  5F073CA02 ,  5F073CA11 ,  5F073CB05 ,  5F073CB19 ,  5F102GB01 ,  5F102GC01 ,  5F102GJ09 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102HC01 ,  5F140AA08 ,  5F140BA00 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BA20 ,  5F140BB18 ,  5F140BC12 ,  5F140BD07 ,  5F140BH49 ,  5F140BJ01 ,  5F140BJ10 ,  5F140BK13 ,  5F140BK28 ,  5F140CE02
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM