特許

J-GLOBAL ID：200903055777619459

半導体集積回路装置及びその製造方法

発明者： 橋本 直孝 ,  山中 俊明 ,  橋本 孝司 ,  清水 昭博 ,  大木 長斗司 ,  石田 浩
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-236800
公開番号（公開出願番号）：特開平5-198570
出願日： 1992年09月04日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】拡散層の接合特性を劣化させることなく、MOSトランジスタのキンク電流を抑制した半導体集積回路装置を提供すること。しきい値電圧の低下を防止したチャネル幅の狭い半導体素子を有する半導体集積回路装置を提供すること。【構成】周辺素子領域のフィールド酸化膜2の端部下面が半導体基板1の表面に対してなす角度が、記憶素子領域のそれに比べて小さい半導体集積回路装置。チャネル幅の狭い素子で、基板表面濃度を上げるか、ゲート絶縁膜厚を厚くした半導体集積回路装置。

請求項（抜粋）：

記憶素子群が設けられた記憶素子領域と周辺素子群が設けられた周辺素子領域とそれぞれの領域内の各素子間の分離用絶縁膜とを有する半導体集積回路装置において、上記周辺素子領域の上記分離用絶縁膜の端部下面の基板表面に対してなす角度は、上記記憶素子領域のそれに比べて小さいことを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 21/316 ,  H01L 21/76