特許
J-GLOBAL ID：200903055778220347
ポータブル型電子機器のリセット回路
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-020033
公開番号（公開出願番号）：特開平5-219720
出願日： 1992年02月05日
公開日（公表日）： 1993年08月27日
要約：
【要約】【目的】 電子機器の動作制御を行う場合には、動作電源として高い電圧を必要とし、メモリー回路の記憶動作を行う場合には、低い電圧で良い動作制御回路のリセット回路を提供する。【構成】 電池18の電圧が所定値に低下したことを検出する電圧検出回路32を設け、該電圧検出回路32より検出信号が出力されたとき昇圧回路19を動作状態にせしめて動作制御回路9に高い電圧を供給するとともに該動作制御回路9のリセット端子17にリセット信号を入力させるように構成し、また装置が動作状態にあるときには該リセット端子17へのリセット信号の入力動作が行われないように構成されている。
請求項（抜粋）：
電池を動作電源として使用するポータブル型電子機器において、前記電池より得られる電圧を昇圧する昇圧回路と、ポータブル型電子機器の動作を制御するべく設けられているとともに機器が動作状態にあるとき前記昇圧回路により昇圧された電圧が動作電源として供給され、且つ機器が非動作状態にあるとき前記電池より得られる低電圧によりデータの記憶保持動作が行われるメモリー回路が組込まれている動作制御回路と、前記電池の電圧を検出するとともに該電池の電圧が所定値まで低下したとき検出信号を出力する電圧検出回路と、該電圧検出回路より検出信号が出力されると動作状態になるとともに前記動作制御回路のリセット動作を行うリセット手段と、機器が動作状態にあるとき動作状態になるとともに前記リセット手段によるリセット動作を阻止するリセット阻止手段とより成るポータブル型電子機器のリセット回路。
IPC (3件)：
H02M 3/00
, G06F 1/24
, H02J 7/00 302
