特許
J-GLOBAL ID：200903055798437814
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-304040
公開番号（公開出願番号）：特開平8-162538
出願日： 1994年12月07日
公開日（公表日）： 1996年06月21日
要約：
【要約】【目的】 不良ビットを不良冗長メモリセルに置換することなく確実に救済することができ、かつ不良ビット救済効率の向上をはかり得る半導体記憶装置を提供すること。【構成】 XY方向にアレイ状に配設されるメモリセルアレイ19を有する半導体記憶装置において、Xアドレス及びYアドレスで定義されるメモリセルの内、不良ビットのメモリセルのXアドレスを記憶する不良ビットアドレスメモリ11と、外部アドレスバス13から入力されるアドレスと不良ビットアドレスメモリ11からのアドレスとを比較するアドレス比較器14と、この比較器14により外部アドレスバス13から不良ビットのアドレスに相当するXアドレスXe が入力されたと判断された時に、内部アドレスバス17にXe+m (mは正又は負の整数)を発生する内部アドレス演算器16とを備えたことを特徴とする。
請求項（抜粋）：
XY方向にアレイ状に配設されるメモリセルアレイを有する半導体記憶装置において、Xアドレス及びYアドレスで定義されるメモリセルのうち、不良ビットのメモリセルの少なくともXアドレスを記憶する手段と、外部から前記不良ビットのアドレスに相当するXアドレスXe が入力されるとき、内部アドレスとしてXe+m(mは正又は負の整数)を発生する手段とを具備してなることを特徴とする半導体記憶装置。
IPC (4件)：
H01L 21/82
, G11C 11/413
, G11C 29/00 301
, H01L 27/10 471
H01L 21/82 R
, G11C 11/34 341 A
