特許

J-GLOBAL ID：200903055798727871

半導体装置及びその製造方法

発明者： 青木 正身
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-321590
公開番号（公開出願番号）：特開平7-176739
出願日： 1993年12月21日
公開日（公表日）： 1995年07月14日
要約：

【要約】【目的】 ショートチャネル効果を抑制しつつ、ソース・ドレイン間の近接による耐圧低下を抑制することができ、微細化に際してもMOSFETの信頼性向上をはかり得る半導体装置を提供すること。【構成】 MOSFETを有する半導体装置において、p型の半導体基板1と、この基板1に一部埋め込まれて立設された平板状の絶縁膜からなる障壁部6と、基板1及び障壁部6の表面を覆うように形成され上に凸形状に湾曲したp型の半導体層9と、この半導体層9の障壁部6を挟んで対向する位置に設けられたLDD構造のn型ソース・ドレイン拡散層2(2a,2b),3(3a,3b)と、半導体層9の凸部を覆うようにゲート絶縁膜4を介して設けられたゲート電極5とを備えたことを特徴とする。

請求項（抜粋）：

凸部を有する第1導電型の半導体基体と、この基体の表面の前記凸部を挟んで対向する位置にそれぞれ形成された第2導電型の拡散層と、前記基体の凸部からその下の基体にかけ、凸部両側の拡散層の間に埋め込まれた絶縁体からなる障壁部と、前記基体の凸部を覆うようにゲート絶縁膜を介して設けられたゲート電極とを具備してなることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 29/786

FI (7件)：

H01L 29/78 301 X ,  H01L 29/78 301 L ,  H01L 29/78 301 G ,  H01L 29/78 301 H ,  H01L 29/78 311 X ,  H01L 29/78 311 S ,  H01L 29/78 311 H