特許

J-GLOBAL ID：200903055803011499

半導体ヘテロ構造およびその製造方法並びに半導体装置

発明者： 早藤 紀生 ,  山本 佳嗣
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-070787
公開番号（公開出願番号）：特開平10-256154
出願日： 1997年03月06日
公開日（公表日）： 1998年09月25日
要約：

【要約】【課題】 GaAs基板上に、結晶欠陥の少ないGaInAs層またはAlInAs層を成長させた高品質半導体ヘテロ構造およびその製造方法を提供する。【解決手段】 GaAs基板上にアモルファス状態から単結晶化して形成したバッファ層に格子不整合に起因して発生するミスフィット転位を閉じ込める。

請求項（抜粋）：

GaAs半導体基板と、該GaAs半導体基板上に形成したGaInAs層またはAlInAs層とを少なくとも有する半導体ヘテロ構造において、上記GaAs半導体基板上に、アモルファス状態のGaInAsまたはAlInAsを単結晶化してなる1または2以上のGaInAsバッファ層またはAlInAsバッファ層を介して上記GaInAs層またはAlInAs層を形成してなることを特徴とする半導体ヘテロ構造。

IPC (4件)：

H01L 21/20 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 21/20 ,  H01L 29/80 H

引用特許：

審査官引用 (4件)

• 特開平4-184919
  
• 格子不整合系積層結晶構造およびそれを用いた半導体装置
  公報種別：公開公報   出願番号：特願平6-172252   出願人：株式会社日立製作所
• 特開昭64-009684
  
• 特開平3-006878