バルク抵抗制御技法

発明者： ,
出願人/特許権者： ,
代理人 (8件)：岡部正夫 , 加藤伸晃 , 岡部讓 , 臼井伸一 , 越智隆夫 , 朝日伸光 , 三山勝巳 , 鳥居健一
公報種別：公表公報
出願番号（国際出願番号）：特願2008-518241
公開番号（公開出願番号）：特表2008-547223
出願日： 2006年06月14日
公開日（公表日）： 2008年12月25日
要約：

本発明は、ソース領域、ドレイン領域、およびソース領域とドレイン領域の間に配置されたチャネル領域の上に形成されてゲート領域を有する少なくとも1つのインタリーブ・フィンガ(interleaved finger)を含む、ESD保護を可能にするMOSトランジスタ装置を提供する。このトランジスタ装置は、インタリーブ・フィンガのうちの少なくとも1つに形成された少なくとも1つの分離ゲートをさらに含む。この装置は、ソース領域、ドレイン領域、およびゲート領域のうちの少なくとも1つに、ダイオード、MOS、抵抗、キャパシタ、インダクタ、短絡などのうちの少なくとも1つによって結合されたバルク接続部をさらに含むことができる。バルク接続部は、分離ゲートによって分離されることが好ましい。

請求項（抜粋）：

静電放電(ESD)保護を可能にする静電放電(ESD)MOSトランジスタであって、第1の導電型の少なくとも1つのソース領域、前記第1の導電型の少なくとも1つのドレイン領域、および前記ソース領域と前記ドレイン領域の間に配置されたチャネル領域の上に形成された少なくとも1つのゲート領域を含む少なくとも1つのインタリーブ・フィンガと、前記少なくとも1つのインタリーブ・フィンガの前記ソース領域、前記ドレイン領域、および前記ゲート領域のうちの少なくとも1つに形成された少なくとも1つの分離ゲートとを含む静電放電(ESD)MOSトランジスタ。

IPC (7件)：

H01L 21/822 , H01L 27/04 , H01L 27/08 , H01L 21/823 , H01L 27/06 , H01L 27/092 , H01L 29/786

FI (9件)：

H01L27/04 H , H01L27/08 331E , H01L27/06 102A , H01L27/06 311A , H01L27/06 311C , H01L27/08 321H , H01L29/78 623A , H01L29/78 626C , H01L29/78 616T

Fターム (47件)：

5F038AR09 , 5F038AR20 , 5F038BH01 , 5F038BH02 , 5F038BH03 , 5F038BH04 , 5F038BH06 , 5F038BH07 , 5F038BH13 , 5F038CA02 , 5F038CD04 , 5F038EZ06 , 5F038EZ20 , 5F048AA02 , 5F048AC04 , 5F048AC10 , 5F048BA16 , 5F048BB01 , 5F048BB02 , 5F048BB05 , 5F048BC01 , 5F048BC02 , 5F048BC03 , 5F048BF06 , 5F048BF18 , 5F048BG05 , 5F048BG13 , 5F048CC04 , 5F048CC08 , 5F110AA22 , 5F110BB04 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110DD22 , 5F110EE05 , 5F110EE09 , 5F110GG02 , 5F110GG12 , 5F110HK05 , 5F110HM04 , 5F110NN62 , 5F110NN63 , 5F110NN65 , 5F110NN71 , 5F110NN72 , 5F110NN74

前のページに戻る